Il y a 2 jours NouveauSTAGE-Environnement de vérification UVM pour cible ASIC/FPGA/SOC F/HELSYS DesignVallauris (06) CDI, Stage
Il y a 2 jours NouveauSTAGE-Implémentation un réseau de neurones (CNN) sur cible FPGA F/HELSYS DesignVallauris (06) CDI, Stage
Il y a 2 jours NouveauSTAGE-Design RTL autour d'une IP RICSV pour ASIC/FPGA/SOC F/HELSYS DesignVallauris (06) CDI, Stage
Il y a 2 jours NouveauSTAGE-Design FPGA d’un récepteur de radionavigation (Drone) F/HELSYS DesignVallauris (06) CDI, Stage
Il y a 3 jours NouveauIngénieur en Design Digital pour ASIC/FPGA/SOC F/HELSYS DesignVallauris (06) CDI
Il y a 3 jours NouveauIngénieur en Vérification UVM pour cible ASIC / FPGA / SOC F/HELSYS DesignVallauris (06) CDI
Il y a 4 jours NouveauIngénieur en Digital Front-End, ASIC/FPGA/SoC, IA & RISC-V F/HELSYS DesignVallauris (06) CDI